[부산대-아카데미] Verilog HDL을 이용한 Digital 회로 설계 강좌 안내
안녕하십니까, 차세대 반도체 혁신융합대학센터입니다.
부산대-아카데미에서 Verilog HDL을 이용한 Digital 회로 설계 강좌 안내합니다. 자세한 내용은 아래를 참고해 주시기 바라며, 학생분들의 많은 관심과 참여를 부탁드립니다.
모집개요
Verilog HDL을 이용하여 Digial 회로 설계를 학습합니다.
- DIgital 회로의 기본 개념: 불 대수, 조합논리회로, 순차논리회로, FSM 설계
- Verilog HDL의 기본 문법
- Verilog HDL 및 FPGA을 이용한 Digital 회로 설계 실습
모집기간
재직자 우선 신청 : 2026. 10. 06(월) 00시 00분 ~ 2026. 10. 12(월) 23시 59분
전체 신청 : 2026. 10. 13(화) 00시 00분 ~ 2026. 10. 27(화) 23시 59분
접수방법 (▶ 홈페이지)
‣ 온라인 접수
교육기간
- 26. 10. 29.(목) 13시 00분 ~ 17시 00분
- 26. 11. 05.(목) 13시 00분 ~ 17시 00분
- 26. 11. 12.(목) 13시 00분 ~ 17시 00분
교육장소
- 온라인(Zoom)
교육과정
- 10/29 : 디지털 회로 기본 개념, Verilog 기초 문법 및 조합논리회로 실습
- 11/05 : Verilog 시뮬레이션 및 RTL/Behavioral 모델 기술 실습
- 11/12 : FSM 기본 개념 및 이를 이용한 컨트롤러 설계 실습
기타 문의
- email : yangdaun529@pusan.ac.kr
- tel : 053-5102829
