[IDEC] Verilog HDL을 이용한 디지털회로설계 강좌 안내
등록일 2026-07-02
작성자 학과 관리자
조회수 38
안녕하십니까, 차세대 반도체 혁신융합대학센터입니다.
IDEC에서 Verilog HDL을 이용한 디지털회로설계 강좌 안내합니다. 자세한 내용은 아래를 참고해 주시기 바라며, 학생분들의 많은 관심과 참여를 부탁드립니다.
모집기간
재직자 우선 신청 : 2026. 06. 26(금) 00시 00분 ~ 2026. 07. 02(몪) 23시 59분
전체 신청 : 2026. 07. 03(금) 00시 00분 ~ 2026. 07. 09(목) 23시 59분
접수방법 (▶ 홈페이지)
‣ 온라인 접수
교육기간
- 26. 07. 13.(월) ~ 15(수) 10시 00분 ~ 17시 00분
교육장소
- 광운대학교 비마관 528호(대면) + 온라인 Zoom
교육과정
- 디지털회로 구현에 필요한 Verilog HDL 문법 학습
- Verilog HDL을 이용한 조합회로 및 순차회로 구현 실습
기타 문의
- email : kwideca@kw.ac.kr
- tel : 02-940-8487
