[경북대] RTL-to-GDSII 실무를 위한 디지털 집적회로 이론 및 설계 강좌 안내
안녕하십니까, 차세대 반도체 혁신융합대학센터입니다.
경북대학교 반도체설계교육센터에서 RTL-to-GDSII 실무를 위한 디지털 집적회로 이론 및 설계 강좌를 안내합니다. 자세한 내용은 아래를 참고해 주시기 바라며, 학생분들의 많은 관심과 참여를 부탁드립니다.
모집기간
재직자 우선 신청 : 2026. 04. 21(화) 00시 00분 ~ 2026. 04. 27(월) 23시 59분
전체 신청 : 2026. 04. 28(화) 00시 00분 ~ 2026. 05. 15(금) 23시 59분
접수방법 (▶ 홈페이지)
‣ 온라인 접수
※신청하신 분들은 반도체 부트캠프 사업단 성병호 교수님께 신청 여부를 전달해 주시기 바랍니다.
► 성병호 교수님 연락처: byungho.seong@daegu.ac.kr (이메일)
교육기간
- 26. 05. 21.(목) 10시 00분 ~ 18시 00분
- 26. 05. 22.(금) 09시 00분 ~ 18시 00분
교육장소
- 경북대학교 IT대학 1호관 214호
교육과정
반도체 (IC) 설계의 여러 단계 중 '물리적 설계 (physical design)'를 하는 방법을 다룹니다. 물리적 설계란, 디지털 IC를 설계하는 기본적인 구성요소인 논리 게이트 (standard cell), 및 메모리 (SRAM)를 직접 실리콘 칩에 배치하고 연결하는 매우 중요한 과정입니다. 본 강좌에서는 논리적 설계에서 HDL로 디지털 회로의 코딩이 완료되면 (RTL), 이를 바탕으로 논리 게이트로 합성 (synthesis) 후 직접 배치 및 연결 (place & route) 하여 최종 분석 (sign-off) 하는 일련의 과정을 배우게 됩니다. 본 수업은 Synopsys 사의 tool들을 이용하여 이 모든 과정들이 어떻게 이루어지는지를 실제 사용 예를 통해 실습 하며, RTL에서 최종 물리설계의 결과물인 GDSII를 (RTL-to-GDSII) 추출하는 과정을 실습하는 것을 통해 반도체 산업 현장에서 사용되는 기술을 배우는 것을 그 목표로 합니다.
기타 문의
- email : idec@knu.ac.kr
- tel : 053-950-6858
