"Verilog HDL을 사용한 마이크로프로세서 설계" 수강신청 안내
안녕하십니까, 차세대 반도체 사업단입니다.
KAIST 반도체설계교육센터(IDEC)에서 "Verilog HDL을 사용한 마이크로프로세서 설계" 강좌 교육생을 모집합니다. 자세한 내용은 아래를 참고해주시기 바라며, 학생분들의 많은 관심과 참여를 부탁드립니다.
1. 개요
가. 교육명 : "Verilog HDL을 사용한 마이크로프로세서 설계" 수강신청 안내
나. 교육 기간 : 2025. 07. 09. (수) ~ 07. 11. (금) (10:00 ~ 17:00)
다. 교육 내용 : Verilog HDL을 사용한 마이크로프로세서 설계
라. 교육 장소 : 전남대-아카데미
2. 모집요강
가. 교육 대상
- Verilog HDL을 사용한 마이크로프로세서 설계에 관심있는 학부생, 대학원생 및 기타
나. 신청 기간 ( ☞바로가기 ) 로그인 후 신청 가능
- 재직자 : 2025. 06. 11. (00:00) ~ 2025. 06. 17. (23:59)
- 전 체 : 2025. 06. 18. (00:00) ~ 2025. 07. 04. (23:59)
다. 강의 개요
조합회로, 순차회로 그리고 FSM에 대한 Verilog HDL 문법과 합성을 위한 코딩 방법을 학습함.
Xilinx의 Vivado를 사용한 FPGA구현, 테스트벤치작성, 시뮬레이션 방법을 학습함.
MIPS CPU의 명령어 및 구조를 학습하고 설계함.
3. 기타 정보 :
수강료 무료
- 자세한 정보 홈페이지 참고 ( ☞바로가기 )
☞ 1개의 교육에 대해 전일 결석시, 이후 8개월간 수강신청이 자동차단됩니다. 신청 후 수강이 어려우신 분들은 수강신청 기간내에 홈페이지에서 수강취소 바랍니다.
