[IDEC 교육 홍보] Python Model to FPGA Acceleration 수강신청 안내
안녕하세요. 차세대 반도체 사업단입니다.
반도체설계교육센터(IDEC)에서 2024년 09월 23일(월)부터 진행 예정인 "Python Model to FPGA Acceleration" 강좌를 아래와 같이 안내 드리오니 많은 관심과 참여부탁드립니다.
수강신청은 2024년 08월 30일(금) 23시 59분까지입니다.
1. 교육 일시 : 2024년 09월 23일 ~ 09월25일 (13:00~16:00)
2. 장소 : 온라인 진행 (ZOOM 진행)
→ ZOOM 링크는 확정 명단에게 개별적으로 안내 예정
3. 강사 : BABIN-RIBY Hugo 연구원
4. 신청 기간 (☞바로가기)
• 재직자 우선 신청 : 2024년 08월 14일(수) 00시 00분 ~ 08월 20일(화) 23시 59분
• 전체 신청 : 2024년 08월 21일(수) 00시 00분 ~ 2024년 08월 30일(금) 23시 59분
5. 강의 개요
• Theoretical courses (Reminders, Stakes, History, Tools used & Workflow presentation)
• Train, Quantize a neural network and retain its accuracy
• Prepare the neural network for HLS using brevitas and FINN
• Generate an IP based on the model using FINN (Verilog HDL based after HLS)
• Use the resulting IP in a ZynQ SoC to hardware accelerate the network
☞ 1개의 교육에 대해 전일 결석시, 이후 3개월간 수강신청이 자동차단됩니다. 신청 후 수강이 어려우신 분들은 수강신청 기간내 에 홈페이지에서 수강취소 바랍니다.
6. 문의 : 오소영 선생님 (031-299-4629, ohsy0787@skku.edu)
